美日台四家半導體廠合作開發下世代AI記憶體ZAM，挑戰南韓HBM領先地位

美日台的4家半導體廠商正攜手合作，共同開發下世代AI記憶體ZAM，力積電是其中之一。（本報資料照）

美國、日本與台灣的4家半導體廠商正攜手合作，共同開發下世代人工智慧（AI）記憶體ZAM，這項合作集結了美國的基礎技術、日本的資金與政府支持，以及台灣的製造與設計生態系，目標是挑戰南韓在高頻寬記憶體（HBM）市場的領先地位。

開發ZAM的合作計畫係由美國英特爾與日本軟銀集團子公司SAIMEMORY主導，如今已取得顯著進展。今年2月英特爾和SAIMEMORY宣布合作時，未被提起的台灣廠商力積電（PSMC）和愛普科技（AP Memory），這次卻被列入了研究團隊。力積電是擁有記憶體製程經驗的晶圓代工廠，而愛普科技則是1家專門設計低功耗記憶體與智慧財產權（IP）的無晶圓廠公司。

來自上述4家公司的研究人員在近日舉行的2026 年 IEEE/JSAP VLSI Technology & Circuits symposium 研討會上，發表了九層 3D 高頻寬 DRAM 結構，並展示了一種能降低資料傳輸能耗和功耗的堆疊技術。

傳統 HBM 將 DRAM 晶片堆疊起來，並透過矽穿孔（TSV）垂直連結各層，這就像在高層建築中裝置1部垂直升降的電梯，可以實現樓層間的快速移動，儘管這種設計透過縮短資料路徑確保了速度，但會隨著層數的增加而積聚熱量。

而ZAM 則是透過改變內部結構來解決 HBM 因層數增加而容易積聚熱量的問題。如果說 HBM 像是在高層建築中安裝1部垂直升降電梯，ZAM 更像是在樓層間設置多條對角線電扶梯，讓資料與熱量得以沿著垂直排列的記憶體切片移動並排出。

SAIMEMORY 指出，ZAM 為每個切片創造了連續的導熱路徑，並減少在單一 DRAM 層內部對TSV的需求，從而緩解 HBM 的發熱及生產良率問題。

研究人員指出，ZAM 技術可將資料傳輸能耗降至每位元 0.7 焦耳以下，實現每平方毫米約 0.25 Tb/s 的頻寬密度，且資料傳輸功耗低於每平方毫米 0.35 瓦。他們也宣布，在0.95至1.2V電壓範圍內，該9層DRAM已成功完成功能驗證和可靠性測試。

這些數據顯示，ZAM 不僅是1個設計概念，還是1個可運作的堆疊結構，意味著在相同的晶片面積內能傳輸更多資料，同時降低所需的功耗和產生的熱量。然而，客戶驗證與量產良率尚未確認。

儘管 ZAM 技術受到關注，但要立即取代 HBM 仍面臨多重挑戰，包括客戶認證、量產良率、國際標準制定、與 AI 加速器封裝整合，以及大規模供應能力等。ZAM 目前的九層 3D 高頻寬 DRAM 結構約為 9 GB，而 HBM4 已達到數十 GB，仍存在顯著差距。

SAIMEMORY 與英特爾目標在 2028 年 3 月前生產出原型，並於 2029 年實現商業化。因此，ZAM 的真正定位是在 2029 年後，成為後HBM 市場的競爭者，而非直接取代現有的第五代HBM（HBM3E）或下一代 HBM（HBM4）。