研究機構：華為麒麟9030晶片仍落後台積電英特爾多年

半導體研究機構 SemiAnalysis 發表其拆解華為最新旗艦麒麟 9030 晶片最新報告，這款晶片採中芯國際 N+3 製程（7奈米製程進階版），N+3的密度趕上台積電N6（7奈米家族強化版），但是他們是透過蠻力推進，不算平手。此晶片的線寬也比英特爾應用於PC處理器「Panther Lake」的18A 製程還要窄約 10%，殘酷的現實是更窄的線寬，不等於晶片更好，這份報告再度證實中國半導體技術仍落後台積電及英特爾多年。

SemiAnalysis 發布其拆解實驗室 STEEL（SemiAnalysis Teardown Engineering and Evaluation Lab）的最新報告，針對華為最新旗艦麒麟 9030 晶片進行電子顯微鏡層級的逆向工程分析。

麒麟 9030 採用中芯 N+3 製程，這是其早期 N+2的進階版，也是中國目前最先進的半導體製程。SemiAnalysis 也拆解聯發科 Helio G99（採台積電N6 製程，6奈米，屬於7奈米家族強化版），主要是中芯 N+3 與台積電N6屬於同一代製程。

報告指出，麒麟 9030 的線寬比台積電N6 的 Helio G99 小，但並非晶片或製程優劣，也不代表邏輯切換速度或功耗表現；在純密度方面，中芯的 DUV 節點確實比一個 EUV 節點更密集。

報告說，在沒有 EUV 的情況下，達到 EUV 級別的密度，中芯使用兩個核心技巧，一是多重圖案化（multi-patterning），但每多一次步驟就多一層遮罩、一次對準誤差機會、更高的成本和更低的良率。

第二個技巧是 DTCO（設計技術協同最佳化），將晶片設計和製造技術一起最佳化，每一個 DTCO 技巧都能回收一點面積，卻讓電晶體更加脆弱、更難建模。所以中芯在密度上趕上台積電EUV節點，但是他們是透過蠻力推進，不算平手。這也是開始崩壞的地方，因為這部分容易改善，而速度與效率提升就更困難了。

報告指，在 DTCO 框架下，速度和效率必須分開爭取，無法同時兼顧，這就是 N+3 製程的現實，麒麟 9030 Pro 的效能大約相當於3年前的 Android 旗艦水準。

若與英特爾18A 的比較，18A 在紙面上可達 32 奈米的 M0 金屬間距，與 N+3 持平。但在 Panther Lake 上，英特爾大量採用 36 奈米的較寬鬆高效能單元配置，更寬鬆的金屬間距能降低成本並提高良率。擁有選擇在何處、如何縮放的自由，本身就是一種優勢。

而且18A 的背後供電（backside power delivery）技術，允許在晶片背面引入電源連接，釋放正面的金屬佈局空間，這是中芯 N+3 不具備的能力。

報告直指，儘管中芯國際未來的 N+4 大約可匹配台積電 N5 級別的密度，N+5 加上背後供電技術可達到英特爾18A 級別的密度。但每一次最佳化的難度都是累積的，每一個新製程都比前一個更慢、更貴、容錯率更低，直言「你可以繼續爬牆，但牆只會越來越陡。」